Processor
15 maart 2004 | 13.00 uur | Aula TU Delft
hr. M. Sima | Inginer electronica si telecomunicatii, Politehnica U. of
Boekarest, Roemenië
promotor | Prof.dr. S. Vassiliadis (fac EWI)
toeg.prom. | Dr. S.D. Cotofana (UHD-fac EWI)
The ?-trimedia processor
In dit verslag presenteert Sima een uitbreiding van de TriMedia-CPU64 VLIW
processor met een Field-Programmable Gate Array (FPGA) en stelt hij de
potentiële prestatie vast van zulke hybriden voor media georiënteerde taken.
De FPGA is aangesloten op de TriMedia-CPU64 net als elk ander functioneel
apparaat, omdat alleen kleine veranderingen van de processor organisatie
toegestaan zijn. De resulterende kruising wordt hierna gerefereerd als
r-TriMedia. De Delftse promovendus beschrijft eerst een uitbreiding van de
TriMedia-CPU64 instructie set architectuur, die ondersteuning bevat voor de
FPGA. In essentie wordt er een kernel van nieuwe instructies gegeven, zijnde
SET en EXECUTE. De SET instructie regelt de herconfiguratie van de FPGA en
de EXECUTE instructie start de operaties op die door de FPGA-mapped
rekenkundige blokken worden uitgevoerd. De aanpak is algemeen, waardoor de
gebruiker de vrijheid heeft om elk aangepast rekenkundig blok te definiëren
en te gebruiken. Bovendien kan een groot aantal herconfigureerbare operaties
gecodeerd worden, terwijl er maar één plaats voor de EXECUTE instructie
toegewezen moet worden in de opcode ruimte, als men de opcode velden
gebruikt van aangrenzende VLIW instructie sloten om een argument te
definiëren voor de EXECUTE opcode. Op deze manier creëert de
herconfigureerbare operatie geen druk op de instructie decoder, past het
netjes in het bestaande instructieformaat, past de bestaande
verbindingsstructuur | Aula TU Delftmet het register file en heeft daardoor
maar weinig hardware controle nodig. Om dan de potentiële prestaties van de
r-TriMedia vast te kunnen stellen, richten we ons op de MPEG standaard en
gebruiken we een aantal media kernels die veel berekeningen vereisen:
Inverse Discrete Cosine Transform, Inverse Quantization, Entropy Decoder en
YCC-naar-RGB kleurenspectrum omzetter. Voor elke kernel is er FPGA-gebaseerd
rekenkundig blok ontworpen. Als herconfigureerbare kern werd de ACEX EP1K100
FPGA van Altera gebruikt. De experimenten, die uitgevoerd werden op een
cyclus accurate TriMedia-CPU64 simulator, duiden erop dat een versnelling
van meer dan 40% met de r-TriMedia bereikt kan worden bij een aantal
objecten volgens de MPEG2 standaard. Uit het feit dat de TriMedia--CPU64 een
5 instructie slot VLIW processor is met een 64-bit datapad met een grote
instructie set, georiënteerd op media operaties, kan geconcludeerd worden
dat zo'n verbetering binnen zijn doel van het domein van media berekeningen,
met een relatief klein FPGA, duidt op een veelbelovende aanpak van
FPGA-uitgebreide TriMedia-CPU64 (r-TriMedia).
Voor verder lezen:
* Network processor design: issues and practices. Vol. 1 ed. by
Patrick Crowley, 2003
* Tall asymptotics for processor sharing queues by F. Guillemin, P.
Robert and A.P. Zwart, 2003
* Embedded processor design challenges: systems, architectures,
modeling, and simulation - SAMOS eds.: Ed. F. Deprettere, Jürgen Teich and
Stamatis Vassiliadis, 2002
Maarten van der Sanden
Wetenschapsvoorlichter TU Delft
directie Marketing & Communicatie
tel.: 015 278 5454
fax: 015 278 1855
GSM: 06 20408176
Technische Universiteit Delft