Technische Universiteit Delft

Chipstest
19 mei 2003 | 16.00 uur
hr. M.J. Geuzebroek | elektrotechnisch ingenieur.
promotor | Prof.dr.ir. A.J. van de Goor (em. (1999) hgl. fac ITS)

Test point insertion to improve bist performance and to reduce ATPG test time and data volume
Dit proefschrift behandelt het vergemakkelen van structureel testen van geïntegreerde circuits (chips) op mogelijke defecten. Door de steeds toenemende complexiteit van chips, worden de kosten van het structureel testen hoger, o.a. omdat steeds grotere test sets nodig zijn voor het testen van deze complexe chips, wat zorgt voor grotere benodigde geheugencapaciteit op testers en langere test applicatie tijden.
Een alternatief voor het uitvoeren van de tests door externe testers is het insluiten van de test op de chip zelf, Built-In Self-Test (BIST) genaamd. Hierdoor kunnen de dure testerkosten verminderd worden. Een belangrijk nadeel van BIST is dat bij moeilijk testbare circuits de foutdekking (het percentage fouten welk gevonden wordt door de test) vaak een stuk lager is dan bij het extern testen. Dit probleem kan verholpen worden door het toevoegen van test punten (TPI). In dit proefschrift wordt een nieuwe methode gepresenteerd voor TPI, waarmee betere foutdekkingen behaalt kunnen worden dan met bestaande methodes. Ook is de gepresenteerde methode toepasbaar op zowel kleine als grote complexe circuits.
TPI helpt ook bij het verkleinen van de test sets gegenereerd door Automatische Test Patroon Generaton (ATPG) programma's. Deze test sets worden vaak gebruikt op de externe testers. In dit proefschrift worden enkele TPI methodes gepresenteerd die er speciaal op gericht zijn deze ATPG test sets te verkleinen. Deze methodes verkleinen de ATPG test sets nog duidelijk beter dan de TPI methodes die er alleen op gericht zijn de (BIST) foutdekking op te krikken, die ook in staat zijn de ATPG test sets te verkleinen. Naast het verkleinen van de test sets voor het stuck-at foutmodel, wordt in het proefschrift ook aangetoond dat de gepresenteerde TPI methoden werken voor het gate-delay foutmodel.
De gepresenteerde TPI methoden zjn geïmplementeerd als onderdeel van het Delfts Advanced Test Generation Systems en worden wereldwijd binnen Philips gebruikt als onderdeel van heen logische test tools (AMSAL).

Voor verder lezen:

* Computer systems a programmer's perspective by Randal E. Bryant and David R. O'Hallaron, 2003

* Fundamentals of computer organization and design by Sivarama P. Dandamudi, 2003

* Computer organization and architecture designing for performance by William Stallings, 2003

* Optimizing compilers for modern architectures : a dependence-based approach by Randy Allen and Ken Kennedy, 2002

* Embedded microprocessor systems real worls design by Stuart R. Ball, 2002

Maarten van der Sanden
Wetenschapsvoorlichter
Universiteitsdienst TU Delft /
Dir. Marketing & Communicatie
tel.: +31 15 2785454
fax: +31 15 2781855
GSM: +31 (0)6 20408176

Alle intreeredes en promoties worden gehouden in de Aula van de TU Delft, Mekelweg 5, Delft